A、高速芯片
B、两套相互独立的读写电路
C、流水技术
D、新型器件
A、1.44MB,512B
B、1MB,1024B
C、2MB,256B
D、1.44MB,512KB
A、当代流行总线结构是标准总线
B、当代总线结构中,CPU和它私有的cache一起作为一个模块与总线相连
C、系统中只允许有一个这样的模块
D、PCI总线体系中有三种桥,它们都是PCI设备
A、EA=(X)+D
B、EA=(X)+(D)
C、EA=((X)+D)
D、EA=((X)+(D))
A、Futurebus+总线是一个高性能的同步总线标准
B、基本上是一个同步数据定时协议
C、它是一个与结构、处理器技术有关的开发标准
D、数据线的规模不能动态可变
A、增加内存容量
B、提高内存可靠性
C、解决CPU和主存之间的速度匹配问题
D、增加内存容量,同时加快存取速度
A、符号位填0,并顺次右移1位,最低位移至进位标志位
B、符号位不变,并顺次右移1位,最低位移至进位标志位
C、进位标志位移至符号位,顺次右移1位,最低位移至进位标志位
D、符号位填1,并顺次右移1位,最低位移至进位标志位
A、PCI总线是层次总线
B、PCI总线采用异步时序协议和分布式仲裁策略
C、Futurebus+总线能支持64位地址
D、Futurebus+总线适合于高成本的较大规模计算机系统
A、通用寄存器
B、堆栈
C、存储器
D、外存
A、RAM存储器
B、ROM存储器
C、主存储器
D、主存储器和外存储器
长理培训客户端 资讯,试题,视频一手掌握
去 App Store 免费下载 iOS 客户端
点击加载更多评论>>